SK하이닉스와 삼성전자 양사는 HBM4 시장의 주도권을 잡기 위해 다른 전략을 사용하고 있습니다. 삼성전자는 ‘최고 성능’을 내세우며 선단 공정을 통한 기술 우위에 집중하는 반면, SK하이닉스는 ‘안정성’과 ‘수율’을 바탕으로 시장 점유율을 유지하는 데 주력하고 있습니다.
1) 삼성전자의 기술 특성
삼성전자는 HBM4 개발 초기부터 JEDEC 표준(8Gbps)을 상회하는 성능 목표를 설정했습니다. HBM4에 최선단 1c D램(10나노급 6세대)과 파운드리 4나노 공정을 베이스 다이에 과감하게 적용하여 기술력을 확보했습니다. 이를 통해 11.7Gbps의 동작 속도를 안정적으로 구현했으며, 최대 13Gbps까지 구현이 가능합니다. 이는 JEDEC 표준 대비 약 46%빠르고, HBM3E(9.6Gbps) 대비 약 1.22배 향상된 수치입니다. 메모리 대역폭 또한 크게 개선되어, 단일 스택 기준 최대 3.3TB/s를 달성했습니다. 이는 HBM3E 대비 약 2.7배 향상된 수준으로, 주요 고객사 요구 수준인 3.0TB/s를 상회합니다. 용량 면에서는 12단 적층으로 24GB~36GB를 제공하며, 향후 16단 적층시 최대 48GB까지 확장할 계획입니다. 삼성전자는 HBM4의 전력 소모와 발열 문제 해결을 위해 코어 다이에 저전력 설계 기술을 적용하고, 실리콘 관통 전극(TSV) 구동 전압을 1.1V에서 0.75V로 낮춰 TSV 구동 전력을 약 50% 절감했습니다. 전력 분배 네트워크(PDN) 최적화를 통해 에너지 효율은 전 세대 대비 약 40% 개선되었으며, 열 저항 특성은 약 10%, 방열 특성은 약30% 향상되었습니다.
2) 삼성전자 생산성 및 원가 경쟁력
삼성전자는 HBM3E 시장에서의 점유율 부진을 만회하기 위해 HBM4에서 공격적인 리스크 양산 전략을 구사하고 있습니다. 삼성전자는 메모리 설계부터 파운드리, 첨단 패키징까지 아우르는 수직계열화 구조(IDM)를 통해 고객 맞춤형 ‘커스텀 HBM’ 시장을 공략하고 있습니다. 자체 4나노 파운드리 공정을 활용하여 베이스다이를 직접 생산함으로써 설계부터 출하까지의 모든 과정을 최적화하고 공급 일정의유연성을 확보하려는 전략입니다.
그러나 삼성전자의 HBM4용 1c D램 수율은 현재 50~60% 범위에 머물러 있는 것으로 추정됩니다. 최종 패키징 단계까지 고려하면 수율은 더 낮아질 수 있으며, 이는 단위당 생산 원가를 높이고 대량 주문 처리 능력을 저하시킬 수 있습니다. 또한, 1c D램 생산능력은 지난해 말 기준 월 6만~7만 장 수준으로, 엔비디아의 총 HBM4 요구량에 대응하기에는 부족한 규모입니다. 삼성전자는 HBM 수요 확대에 대비해 평택사업장 2단지 5라인을 HBM 생산의 핵심 거점으로 활용할 예정이며, 올해 HBM 매출이 작년 대비 3배 이상 증가할 것으로 예상하고 있습니다.
3) SK하이닉스 기술 특성
SK하이닉스는 HBM4에 기존 HBM3 및 HBM3E에 적용했던 10나노급 5세대(1b) D램과 독자 개발한 어드밴스드 MR-MUF(Mass Reflow Molded Underfill) 패키징 공법을 활용했습니다. SK하이닉스는 1b D램으로도 엔비디아의 요구 기준인 11Gbps 이상의 성능을 발휘하는 HBM4를 개발하여 초기 납품에 성공하며 기술력을 과시했습니다. SK하이닉스가 납품할 HBM4는 동작 속도가 초당 11.7기가비트(Gb)로 엔비디아의 요구 수준(11Gbps)을 넘어 업계 최고 수준을 달성했습니다. 16단 적층 시 스택당 최대 64GB의 용량을 달성할 수 있으며, HBM3E의 최대 용량인 12단 24GB를 크게 상회하는 수준입니다.
SK하이닉스의 HBM4 16단은 TSMC(Taiwan Semiconductor Manufacturing Company)와의 패키징 기술 협업을 통해 구현되었습니다. 패키지당 연결선 수는 1,100개 이상으로 증가하여 칩의 집적도를 높였으며, 하이브리드 본딩기술 적용으로 칩 간 물리적 접촉의 신뢰성을 높이고 범프 밀도를 최적화하여 방열 성능을 개선했습니다.
HBM4의 가장 중요한 기술적 진화는 데이터 입출력(I/O) 인터페이스의 확대인데, HBM3E의 1,024개에서 HBM4는 2,048개로 2배 증가했습니다. 이를 통해 메모리와 프로세서 간 데이터 전송 경로를 대폭 확대하여 시스템 전체의 대역폭 성능을 획기적으로 높일 수 있습니다. HBM4는 HBM3E 대비 40%이상의 전력 효율 개선을 달성했으며, 이는 로직 공정 혁신, 전력 공급 네트워크(PDN) 개선, 저전력 회로 설계를 통해 이루어졌습니다.
4) SK하이닉스의 생산성 및 원가 경쟁력
SK하이닉스는 HBM3E 제품에서 이미 80~90%의 높은 수율을 확보했으며, HBM4에서도 패키징 공정 개선을 통해 비슷한 수준을 유지할 계획입니다. 이는 SK하이닉스를 HBM 시장 1위로 만든 핵심 요인으로 평가됩니다. SK하이닉스는 기존 1b나노 공정의 D램을 유지하여 공정 전환 부담을 줄이고 빠른 양산과 공급 안정성을 확보하려는 전략을 취하고 있습니다. 1b나노 D램은 완성도가 높고 안정적인 생산 단계에 진입한 지 오래되어 원가 경쟁력도 높습니다.
SK하이닉스는 지난해 9월 HBM4 양산 체제를 세계 최초로 구축했으며, 엔비디아의 품질 테스트를 통과하고 구매주문(PO)을 받은 제품들을 이미 생산하고 있습니다. 이 물량들은 이르면 2026년 2월 셋째 주에 공식 출하될 예정입니다. SK하이닉스는 엔비디아와의 협의에서 가장 많은 HBM4 물량(점유율 60%가량)을 배정받았으며, 이는 압도적인 점유율을 기반으로 우선 공급자의 지위를 유지할 가능성을 높입니다. 카운터포인트리서치에 따르면 2026년 글로벌 HBM4 시장에서 SK하이닉스가 54%, 삼성전자가 28%를 차지할 것으로 예측됩니다.
SK하이닉스는 HBM 생산에 주력하면서 전체 DRAM 웨이퍼 생산 능력의 30%가량을 HBM 생산으로 전환했습니다. HBM 다이는 일반 DDR5나 LPDDR5X 칩보다 크고 제조 공정이 복잡하여 같은 웨이퍼로 생산할 수 있는 칩 수가 적기 때문입니다.



